Перейти к публикации
0x2fed@gmail.com

FPGA-GroestlCoin-Miner (open source)

Рекомендованные сообщения

4 часа назад, AlexWoods сказал:

А что может VCU1525, например, на х17?

 

X17 не самый сладкий... в плане бенефита перед GPU

вот где бы найти описание на алгоритм cryptonight-v7.....

Поделиться сообщением


Ссылка на сообщение
Поделиться на других сайтах

А какая "сладость" у VCU1525 переред гпу было на "обычной криптоночи"?

Ёмнип, вега 64 выдаёт 2килохеша.

 

И ещё вопрос - сколько времени уходит на програмирование FPGA?

И ещё вопрос, на нэоскрипте сколько килохешей получается на VCU1525?☺️

Поделиться сообщением


Ссылка на сообщение
Поделиться на других сайтах
9 минут назад, AlexWoods сказал:

А какая "сладость" у VCU1525 переред гпу было на "обычной криптоночи"?

Ёмнип, вега 64 выдаёт 2килохеша.

 

Свечку не держал, но по другим алгоритмам получается 16х буст на VCU1525 (кечак, трибус, Фи) по сравнению с 1080ti

из попугаев вега переведите сами

Поделиться сообщением


Ссылка на сообщение
Поделиться на других сайтах

16x Буст!!!!:shok:

Видяшки можно сливать потихонькук?

 

 

А давно эта штуковина выпускается?

Хотя...в любом случае, вижу плавный закат эры майнинга на гпу.

Учитывая то что Xilinx принадлежит intel...

 

пля..мне аж взгруснулось, голова разболелась

Поделиться сообщением


Ссылка на сообщение
Поделиться на других сайтах
Только что, Old Miner сказал:

 

VHDL

Ну и Verilog тудаже

Только что, AlexWoods сказал:

Учитывая то что Xilinx принадлежит intel...

Altera принадлежит Intel

Поделиться сообщением


Ссылка на сообщение
Поделиться на других сайтах

Поделиться сообщением


Ссылка на сообщение
Поделиться на других сайтах

Поделиться сообщением


Ссылка на сообщение
Поделиться на других сайтах

Обожаю мир open source))) 

https://github.com/raiden017/moneroasic

Судя по описанию на 1 хэш=2,7миллионов тактов. Соответственно при частоте 270mHz одно ядро будет выдавать 100хэшей.

Поделиться сообщением


Ссылка на сообщение
Поделиться на других сайтах

интересно какая утилизация ресурсов у этого монеро

сколько и какой внешней памяти надо?

Поделиться сообщением


Ссылка на сообщение
Поделиться на других сайтах

попробовал синтезнуть... дизайн очень сырой, а такие штуки как:

CRITICAL WARNING: [Synth 8-3352] multi-driven net small0/aes_round_done0 with 1st driver pin
CRITICAL WARNING: [Synth 8-3352] multi-driven net small0/aes_round_done0 with 2nd driver pin
CRITICAL WARNING: [Synth 8-3352] multi-driven net small0/aes_round_done0 with 3rd driver pin
CRITICAL WARNING: [Synth 8-3352] multi-driven net small0/aes_round_done0 with 4th driver pin
CRITICAL WARNING: [Synth 8-3352] multi-driven net small0/aes_round_done0 with 5th driver pin
CRITICAL WARNING: [Synth 8-3352] multi-driven net small0/aes_round_done0 with 6th driver pin
CRITICAL WARNING: [Synth 8-3352] multi-driven net small0/aes_round_done0 with 7th driver pin
CRITICAL WARNING: [Synth 8-3352] multi-driven net small0/aes_round_done0 with 8th driver pin

могут убить вашу FPGA

 

 

 

 

 

Поделиться сообщением


Ссылка на сообщение
Поделиться на других сайтах

в конечном итоге синтез валится по той же причине:
 

ERROR: [DRC MDRV-1] Multiple Driver Nets: Net small0/aes_round_done0 has multiple drivers: small0/round3/aes_round_done_flag_reg/Q, small0/round2/aes_round_done_flag_reg/Q, small0/round1/aes_round_done_flag_reg/Q, small0/round0/aes_round_done_flag_reg/Q, small0/round7/aes_round_done_flag_reg/Q, small0/round6/aes_round_done_flag_reg/Q, small0/round5/aes_round_done_flag_reg/Q, and small0/round4/aes_round_done_flag_reg/Q.
ERROR: [Vivado_Tcl 4-78] Error(s) found during DRC. Opt_design not run.

 

Поделиться сообщением


Ссылка на сообщение
Поделиться на других сайтах
В 11.02.2018 в 08:31, [email protected] сказал:

Всем привет. Не знаю туда ли пишу и надо ли это кому то, но всё же...  В связи с появлением новых Байкалов, а в ближайшем будущем и раскрытие новых алгоритмов среди которых почти со сто процентной уверенностью будет и Groestl (не путать с myr-groestl) - решил выложить сорцы прошивки майнера для fpga плат Icarus . Вполне возможно что у кого то остались такие же платы и они смогут выжать из них уж точно последние соки:) Вопщем если будут вопросы всегда буду рад ответить)

https://github.com/0x2fed/FPGA-GroestlCoin-Miner

 

Подскажите, а как прошить под groestl плату?

Поделиться сообщением


Ссылка на сообщение
Поделиться на других сайтах

 

Только что, Ilan сказал:

Подскажите, а как прошить под groestl плату?

Icarus'ы прошивал самодельным LPT программатором.

Схема приблизительно такая, ту по которой собирал постараюсь найти, там вроде вообще всего одна микросхема буфера была

1_9_13245334.jpg

Поделиться сообщением


Ссылка на сообщение
Поделиться на других сайтах
9 минут назад, [email protected] сказал:

Icarus'ы прошивал самодельным LPT программатором. 

осталось найти комп с LPT :D

Поделиться сообщением


Ссылка на сообщение
Поделиться на других сайтах

Создайте аккаунт или войдите в него для комментирования

Вы должны быть пользователем, чтобы оставить комментарий

Создать аккаунт

Зарегистрируйтесь для получения аккаунта. Это просто!

Зарегистрировать аккаунт

Войти

Уже зарегистрированы? Войдите здесь.

Войти сейчас

  • Сейчас на странице   0 пользователей

    Нет пользователей, просматривающих эту страницу.

×