FPGA-GroestlCoin-Miner (open source)

[Doka]

4 часа назад, AlexWoods сказал:

А что может VCU1525, например, на х17?

 

X17 не самый сладкий... в плане бенефита перед GPU

вот где бы найти описание на алгоритм cryptonight-v7.....

[AlexWoods]

А какая "сладость" у VCU1525 переред гпу было на "обычной криптоночи"?

Ёмнип, вега 64 выдаёт 2килохеша.

 

И ещё вопрос - сколько времени уходит на програмирование FPGA?

И ещё вопрос, на нэоскрипте сколько килохешей получается на VCU1525?☺️

[Doka]

9 минут назад, AlexWoods сказал:

А какая "сладость" у VCU1525 переред гпу было на "обычной криптоночи"?

Ёмнип, вега 64 выдаёт 2килохеша.

 

Свечку не держал, но по другим алгоритмам получается 16х буст на VCU1525 (кечак, трибус, Фи) по сравнению с 1080ti

из попугаев вега переведите сами

[AlexWoods]

16x Буст!!!!

Видяшки можно сливать потихонькук?

 

 

А давно эта штуковина выпускается?

Хотя...в любом случае, вижу плавный закат эры майнинга на гпу.

Учитывая то что Xilinx принадлежит intel...

 

пля..мне аж взгруснулось, голова разболелась

[0x2fed@gmail.com]

Только что, Old Miner сказал:

 

VHDL

Ну и Verilog тудаже

Только что, AlexWoods сказал:

Учитывая то что Xilinx принадлежит intel...

Altera принадлежит Intel

[AlexWoods]

https://overclockers.ru/hardnews/show/91485/intel-admealajaabazabalmk-mialmeasauaamcal-aealmemiasas-xeon-adavahavaalaaasya-skylake-mi-admeavazmeaba-a-asmemmala-mca-as-a-abmkmeasmtaba-as-altera

Интересная штукенция.

[0x2fed@gmail.com]

https://youtu.be/rcpjxT2MWeA

https://marsohod.org/projects/proekty-dlya-platy-marsokhod3/363-blake

Изменено 19 мая 2018, 19:43 пользователем 0x2fed@gmail.com

[0x2fed@gmail.com]

Обожаю мир open source))) 

https://github.com/raiden017/moneroasic

Судя по описанию на 1 хэш=2,7миллионов тактов. Соответственно при частоте 270mHz одно ядро будет выдавать 100хэшей.

[Doka]

интересно какая утилизация ресурсов у этого монеро

сколько и какой внешней памяти надо?

[Doka]

попробовал синтезнуть... дизайн очень сырой, а такие штуки как:

CRITICAL WARNING: [Synth 8-3352] multi-driven net small0/aes_round_done0 with 1st driver pin
CRITICAL WARNING: [Synth 8-3352] multi-driven net small0/aes_round_done0 with 2nd driver pin
CRITICAL WARNING: [Synth 8-3352] multi-driven net small0/aes_round_done0 with 3rd driver pin
CRITICAL WARNING: [Synth 8-3352] multi-driven net small0/aes_round_done0 with 4th driver pin
CRITICAL WARNING: [Synth 8-3352] multi-driven net small0/aes_round_done0 with 5th driver pin
CRITICAL WARNING: [Synth 8-3352] multi-driven net small0/aes_round_done0 with 6th driver pin
CRITICAL WARNING: [Synth 8-3352] multi-driven net small0/aes_round_done0 with 7th driver pin
CRITICAL WARNING: [Synth 8-3352] multi-driven net small0/aes_round_done0 with 8th driver pin

могут убить вашу FPGA

 

 

 

 

 

[Doka]

в конечном итоге синтез валится по той же причине:
 

ERROR: [DRC MDRV-1] Multiple Driver Nets: Net small0/aes_round_done0 has multiple drivers: small0/round3/aes_round_done_flag_reg/Q, small0/round2/aes_round_done_flag_reg/Q, small0/round1/aes_round_done_flag_reg/Q, small0/round0/aes_round_done_flag_reg/Q, small0/round7/aes_round_done_flag_reg/Q, small0/round6/aes_round_done_flag_reg/Q, small0/round5/aes_round_done_flag_reg/Q, and small0/round4/aes_round_done_flag_reg/Q.
ERROR: [Vivado_Tcl 4-78] Error(s) found during DRC. Opt_design not run.

 

[Ilan]

В 11.02.2018 в 08:31, 0x2fed@gmail.com сказал:

Всем привет. Не знаю туда ли пишу и надо ли это кому то, но всё же...  В связи с появлением новых Байкалов, а в ближайшем будущем и раскрытие новых алгоритмов среди которых почти со сто процентной уверенностью будет и Groestl (не путать с myr-groestl) - решил выложить сорцы прошивки майнера для fpga плат Icarus . Вполне возможно что у кого то остались такие же платы и они смогут выжать из них уж точно последние соки:) Вопщем если будут вопросы всегда буду рад ответить)

https://github.com/0x2fed/FPGA-GroestlCoin-Miner

 

Подскажите, а как прошить под groestl плату?

[0x2fed@gmail.com]

 

Только что, Ilan сказал:

Подскажите, а как прошить под groestl плату?

Icarus'ы прошивал самодельным LPT программатором.

Схема приблизительно такая, ту по которой собирал постараюсь найти, там вроде вообще всего одна микросхема буфера была

[Doka]

9 минут назад, 0x2fed@gmail.com сказал:

Icarus'ы прошивал самодельным LPT программатором. 

осталось найти комп с LPT :D

[0x2fed@gmail.com]

Ну если это прям такая проблема то вот покупайте да радуйтесь

https://ru.aliexpress.com/item/Xilinx-Platform-Cable-USB-Download-Cable-Jtag-Programmer-for-FPGA-CPLD-XC2C256/32810890902.html?spm=a2g0v.search0204.3.1.5a6982d0XxMFZB&ws_ab_test=searchweb0_0,searchweb201602_2_10152_10151_10065_10344_10068_5722815_10342_10343_10340_5722915_10341_10543_5711416_5722615_10696_10084_10083_10618_10307_10301_5722715_10059_100031_10103_5711515_10624_10623_10622_5722515_10621_10620_10125,searchweb201603_55,ppcSwitch_5_ppcChannel&algo_expid=860098a0-7242-4cb5-bee2-aa63b8597b4e-0&algo_pvid=860098a0-7242-4cb5-bee2-aa63b8597b4e&transAbTest=ae803_1&priceBeautifyAB=0